54
Referências
[1] Rodolfo A. H. L., Silva T. A. Implementação de uma arquitetura reed-solomon para uso em
redes otn 10.7 gbps. Master’s thesis, Pontifícia Universidade Católica do Rio Grande do Sul,
Porto Alegre, Dezembro 2007.
[2] Souza M. A., Câmara A. O. Códigos corretores de erros lineares. FAMAT em Revista, Maio
2006.
[3] Morelos-Zaragoza R. H. The Art of Error Correcting Coding. John Wiley & Sons, Ltd, The
Atrium, Southern Gate, Chichester, West Sussex PO19 8S, Inglaterra, 2 edition, 2006.
[4] Ingale M. A. Error correcting codes in optical communication systems. Master’s thesis, Chal-
mers University, Gothenburg, Suécia, Janeiro 2003.
[5] Ferreira A. Aplicação da teoria dos campos de galois na codificação de canal. Master’s thesis,
Instituto Superior de Engenharia de Lisboa, 1999.
[6] Farrell J. C., Moreira P. G. Essentials of Error-Control Conding. John Wiley & Sons, Ltd, The
Atrium, Southern Gate, Chichester, West Sussex PO19 8S, Inglaterra, 2006.
[7] Costello S., Lin D. J. Error Control Coding. Pearson Prentice Hall, Upper Saddle River, NJ, 2
edition, 2004.
[8] Sklar B. Reed-solomon codes.
[9] Yang K. C. C., Wai S. J. Field programmable gate array implementation of reed-solomon code,
rs(255,239).
[10] Itu-t g.709/y.1331, interfaces for optical transport network (otn). 2001.
[11] Kuo I. Lan M., Song S. A low complexity design of reed solomon code algorithm for advanced
raid system. Consumer Electronics, IEEE Transactions, 2007.
[12] Vot B. Mallet V. K. Bhargava T., Le-Ngoct M. T. A gate-array-based programmable reed-
solomon codec: Struture-implementation-applications. Military Comunications Conference, A
New Era, 1990.
[13] Altera. About stratix series high-end fpgas. 2010.
[14] d’Amore R. VHDL Descrição e Síntese de Circuitos Digitais. Livros Técnicos e Científicos
Editora S. A., Rio de Janeiro, RJ, 2005.
[15] Koç A., Halbutogullari Ç. K. Mastrovito multiplier for general irreducible polynomials. IEEE
Transactions on Computers, vol 49, Maio 2000.
[16] Altera. Avalon interface specifications. 2009.